

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN


(11) Publication number: **04074487 A**(43) Date of publication of application: **09.03.92**(51) Int. Cl. **H01S 3/18**(21) Application number: **02188596**(22) Date of filing: **17.07.90**(71) Applicant: **SANYO ELECTRIC CO LTD**(72) Inventor:
HAMADA HIROYOSHI
SHONO MASAYUKI
HONDA MASAHARU
HIROYAMA RYOJI(54) **SEMICONDUCTOR LASER**

(57) Abstract:

PURPOSE: To alleviate input of p-type, n-type dopants into an active layer by providing p-type and n-type clad layers made of InGaAlP compound semiconductor, a nondoped InGaP active layer, and a nondoped clad layer between the active layer and the p-type, n-type clad layers.

CONSTITUTION: A Cr-Au electrode 1, a p-type GaAs cap layer 2, an n-type GaAs block layer 3, a p-type In(Ga_{0.5}Al_{0.5})P clad layer 4, an In(Ga_{0.5}Al_{0.5})P nondoped clad layer 5, a nondoped InGaP active layer 6, an In(Ga_{0.5}Al_{0.5})P nondoped clad layer 7, an n-type In(Ga_{0.5}Al_{0.5})P clad layer 8, an n-type InGaP buffer layer 9, an n-type GaAs substrate 10, and a Cr-Sn-Au electrode 11 are provided. The respective layers are sequentially epitaxially grown on one main surface of the substrate 10 by using known MOCVD method. When Si is used as the n-type dopant and Zn is used as the p-type dopant, input of the dopant into the layer 6 is alleviated.

COPYRIGHT: (C)1992,JPO&Japio



no guide layer

but — note d. 22,
d. 25123!
no w.g.

not aw.

(19) 日本国特許庁 (J P)

(12) 特 許 公 報 (B 2)

(11) 特許番号

第2950927号

(45) 発行日 平成11年(1999) 9月20日

(24) 登録日 平成11年(1999) 7月9日

(51) Int.Cl.⁶

H 0 1 S 3/18

識別記号

6 7 3

F I

H 0 1 S 3/18

6 7 3

請求項の数 2 (全 4 頁)

(21) 出願番号 特願平2-188596

(22) 出願日 平成2年(1990) 7月17日

(65) 公開番号 特開平4-74487

(43) 公開日 平成4年(1992) 3月9日

審査請求日 平成9年(1997) 2月27日

(73) 特許権者 999999999

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 浜田 弘喜

大阪府守口市京阪本通2丁目18番地 三
洋電機株式会社内

(72) 発明者 庄野 昌幸

大阪府守口市京阪本通2丁目18番地 三
洋電機株式会社内

(72) 発明者 本多 正治

大阪府守口市京阪本通2丁目18番地 三
洋電機株式会社内

(74) 代理人 弁理士 安富 耕二 (外1名)

審査官 杉山 輝和

最終頁に続く

(54) 【発明の名称】 半導体レーザ

(57) 【特許請求の範囲】

【請求項1】 InGaAlP系化合物半導体からなるp型及びn型クラッド層と、ノンドープの活性層と、を有し、前記活性層とp型、n型クラッド層との夫々の間に、ノンドープのクラッド層を設けた半導体レーザにおいて、前記n型クラッド層のn型ドーパントとしてSiを用い、前記活性層とp型クラッド層との間に設けたノンドープのクラッド層と、前記活性層とn型クラッド層との間に設けたノンドープのクラッド層との平均膜厚を300Å以下としたことを特徴とする半導体レーザ。

【請求項2】 前記p型クラッドのp型ドーパントとして、Znを用いたことを特徴とする請求項1記載の半導体レーザ。

【発明の詳細な説明】

(イ) 産業上の利用分野

本発明は、可視光を出射するInGaAlP系の半導体レーザに関する。

(ロ) 従来技術

第5図に示す従来の半導体レーザの素子構造は、Japanese Journal of Applied Physics Vol.28, No.9, September, 1989, pp.1615-1621に開示されたものである。同図において、上からAuZn/Au電極101、p型GaAsキャップ層102、n型GaAsブロック層103、p型In_{0.1}(Ga_{0.9}Al_{0.1})_{0.1}Pクラッド層104、ノンドープのIn_{0.1}Ga_{0.9}P活性層105、n型In_{0.1}(Ga_{0.9}Al_{0.1})_{0.1}Pクラッド層106、n型GaAsバッファ層107、n型GaAs基板108、AuGe/Au電極109である。

この例のようにノンドープのInGaP活性層105を、p型、n型InGaAlPクラッド層104、106で挟んだ素子構造では、製造工程中にp型、n型クラッド層104、106のドーパント

(例えばケイ素Si, セレンSe, 亜鉛Zn) が活性層105内に混入し、素子の信頼性を低下させるという問題点があった。

第6図は第5図の構造を有する素子においてn型クラッド層106にドーパントとしてSeを用いた素子のSe, Zn濃度プロファイルを示し、第7図は同じくドーパントとしてSiを用いた素子のSi, Zn濃度プロファイルを示したものである。但し、ドーパント濃度はSIMSを用いて測定した。

これらの図からn型ドーパントとしてSeを用いると、Seのメモリ効果によって、活性層105内にSeが多量に取り込まれていることが分かる。

一方ドーパントとしてSiを用いると、Seの場合に比べて活性層105へのSiの取り込みが低減されるものの、活性層105とn型クラッド層106との界面ではSiの取り込み量が多くなる。

さらに、第6, 7図においてp型ドーパントのZnも活性層105内に多く拡散して取り込まれていることが分かる。

(ハ) 発明が解決しようとする課題

本発明は上記従来技術の問題点に鑑み、活性層内にp型, n型ドーパントが取り込まれる現象を軽減するための新しい素子構造を提供することを目的とする。

(ニ) 課題を解決するための手段

本発明は、InGaAlP系化合物半導体からなるp型及びn型クラッド層と、ノンドープの活性層と、を有し、前記活性層とp型, n型クラッド層との夫々の間に、ノンドープのクラッド層を設けた半導体レーザにおいて、前記n型クラッド層のn型ドーパントとしてSiを用い、前記活性層とp型クラッド層との間に設けたノンドープのクラッド層と、前記活性層とn型クラッド層との間に設けたノンドープのクラッド層との平均膜厚を300Å以下としたものである。

そして、前記p型クラッドのp型ドーパントとして、Znを用いる。

(ホ) 作用

活性層の両側にあるノンドープのクラッド層により活性層内へのp型, n型ドーパントの取り込み量を制御し、しかも順方向電圧を安定させる。

(ヘ) 実施例

以下本発明の半導体レーザを図面に基づき詳細に説明する。

第1図は素子構造を示す断面図であり、上から順に、Cr-Au電極1、p型GaAsキャップ層2、n型GaAsブロック層3、p型In (Ga_{0.1}Al_{0.1}) Pクラッド層4、In (Ga_{0.1}Al_{0.1}) Pノンドープクラッド層5、ノンドープのInGaP活性層6、In (Ga_{0.1}Al_{0.1}) Pノンドープクラッド層7、n型In (Ga_{0.1}Al_{0.1}) Pクラッド層8、n型InGaPバッファ層9、n型GaAs基板10、Cr-Sn-Au電極11である。

前記各層は周知のMOCVD法を用いて基板10の一主面上に順次エピタキシャル成長され、前記ノンドープクラッド層5, 7の厚みはそれぞれ100Åである。

第2図は第1図の素子構造を有する半導体レーザ用素子において、n型ドーパントとしてSiを用い、p型ドーパントとしてZnを用いたときのドーピングプロファイルを示した図である。前記第7図と比較すると、活性層6内へのドーパントの取り込みが軽減されていることが分かる。

即ち、従来の素子では、活性層105とp型クラッド層104との界面では 3×10^{19} (cm⁻³) 程度のZnの拡散が見られ、活性層105とn型クラッド層106との界面では 7.5×10^{19} (cm⁻³) 程度のZnの拡散が見られるのに対し、本発明の素子では各ノンドープクラッド層5, 7と活性層6との界面では夫々 1×10^{19} 、 2.5×10^{19} (cm⁻³) 程度のZnの拡散しか見られない。

第3図は前記ノンドープクラッド層5, 7の平均膜厚と200mAにおける順方向電圧V_fとの関係を示す図である。ここで平均膜厚とは次式によるものとする。

$$\text{平均膜厚} = \frac{(\text{ノンドープクラッド層5} + \text{ノンドープクラッド層7})}{2}$$

保持していることが観察された。

(ト) 発明の効果

本発明は以上の説明の如く、活性層の両側にノンドープのクラッド層を介在させることにより、ドーパントの活性層への拡散を制御し、しかも順方向電圧を安定させ、長寿命化、及び歩留まりの改善を期待できるという効果が生まれる。

【図面の簡単な説明】

第1図は本発明の半導体レーザ素子の構造を示す断面図、第2図は同じくドーピングプロファイルを示す図、第3図は同じくノンドープ層の膜厚とV_fとの関係を示す図、第4図は本発明の素子と従来の素子との寿命特性を

この図を見ると平均膜厚が300Å程度まではV_fの変化が少なく安定していることが明らかである。


第4図は従来の素子と本発明の素子との寿命試験を行った結果を示す電流特性図である。ここで素子のストライプ幅、活性層6の厚み寸法、共振器長は夫々5μm、0.08μm、300μm、端面コート無しとし、寿命試験は50°C、5mW、APC (Automatic Power Control) 法で行った。

この図から明らかなように従来の素子は1500時間程度までは大きな電流の変化はみられないが、1500時間を過ぎると、その電流値が大きく変化してしまうのに比して、本発明素子では4000時間に達しても初期の電流値を

比較した図、第5図は従来素子の構造断面図、第6図はn型ドーパントとしてSeを用いた従来素子のドーピングプロファイルを示す図、第7図は第5図に相当する従来素子のドーピングプロファイルを示す図である。


4……p型クラッド層、
6……ノンドープの活性層、
5,7……ノンドープクラッド層、
8……n型クラッド層。

【第1図】




1. Cr-Au電極
2. キャップ層
3. ブロック層
4. p型フラッド層
- 5,7. ノンドープフラッド層
6. 活性層
8. n型フラッド層
9. バッファ層
10. 基板
11. Cr-Sn-Au電極


【第2図】




【第3図】




【第4図】




【第5図】



【第6図】



【第7図】



フロントページの続き

(72)発明者 廣山 良治
大阪府守口市京阪本通2丁目18番地 三
洋電機株式会社内

(56)参考文献 特開 平4-49691 (JP, A)
特開 昭63-140590 (JP, A)

(58)調査した分野(Int.Cl.⁴, DB名)
H01S 3/18